日本国特許月

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

JAPAN PATENT OFFICE

出願年月日

Date of Application:

2002年12月17日

出 願 番 号

Application Number:

特願2002-364860

[ST.10/C]:

[JP2002-364860]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 4月25日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

2924040038

【提出日】

平成14年12月17日

【あて先】

特許庁長官殿

【国際特許分類】 H03G 3/02

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

荻田 進一

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

大谷 充彦

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】 岩橋 文雄

【選任した代理人】

【識別番号】 100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938

【書類名】 明細書

.

【発明の名称】 Linear-in-dB利得可変増幅装置

【特許請求の範囲】

【請求項1】 入力信号を可変増幅し出力する為に、差動増幅器と、前記差動増幅器の入力に接続された入力容量と、前記差動増幅器の入力と出力との間に接続される帰還ループ容量と、m+n本の利得制御信号で下位m個と上位n個の各スイッチを制御することにより、下位m個の容量で構成された下位容量列は、一つの容量を介して前記入力容量、もしくは前記帰還ループ容量と並列に接続され、また上位n個の容量で構成された上位容量列は、前記入力容量、もしくは前記帰還ループ容量と並列に接続される構成を有し、前記利得制御信号により前記下位容量列と上位容量列の接続を制御し、前記入力容量と前記帰還ループ容量との容量比を変化させ利得を変化させることの出来るスイッチドキャパシタ型の利得可変増幅装置であって、前記差動増幅器の入力に接続され、利得制御特性を近似的に利得の制御信号に対し利得が直線的に変化する(以後Linear-in-d Bと記す)関係に近づけることを目的とする入力側補正容量列と、前記差動増幅器の入力と出力との間に接続され、利得制御特性を近似的にLinear-in-d Bに近づけることを目的とする帰還ループ補正容量列とを備えたLinear-in-d B利得可変増幅装置。

【請求項2】 利得制御特性を近似的にLinear-in-d Bに近づけるための係数 p、 qとし、(2^m ・C s + p · C o d e · C) /(2^m ·C f + ($2^{(m+n)}$ – 1 - q · C o d e) · C)なる容量の関係式にする補正容量列を備えた、請求項1に記載のLinear-in-d B利得可変増幅装置。

【請求項3】 差動増幅器の入力に接続された入力容量と、前記差動増幅器の入力と出力との間に接続される帰還ループ容量と、前記入力容量もしくは前記帰還ループ容量とm個のスイッチにより一つの容量を介して並列接続される、 2^0 · C、 2^1 · C、 2^2 · C···、 2^{m-1} · Cの容量比で構成された下位m個の容量の容量列と、前記入力容量と、n個スイッチにより並列接続される、 2^0 · C、 2^1 · C、 2^2 · C···、 2^{m-1} · Cの容量比で構成された上位 n 個の容量の容量列と、前記帰還ループ容量と、n 個のスイッチにより並列接続される、利得制御特性を近似的に

【発明の詳細な説明】

1

[0001]

【発明の属する技術分野】

本発明は利得可変増幅装置に属し、特にスイッチを用いて容量負荷の比率を変化させることにより信号の増幅を行う利得可変増幅装置に関するものである。

[0002]

【従来の技術】

図5に従来の利得可変増幅装置例を説明する。図5の1は差動信号の入力端子、2は差動信号の出力端子、3はDCバイアス印加端子、4は差動入出力の差動増幅器、24は入力側容量列、25は出力側容量列、7、8、11、13は図5記載のクロック信号の位相Φ1でONするスイッチ、9、10は図5記載のクロック信号の位相Φ2でONするスイッチを示している。入力端子1から入力された信号はΦ1のタイミングでスイッチ7がONし、入力側容量列24に電荷蓄積され、また同時にスイッチ11がONし、DCバイアス印加端子3から入力された直流電圧が、出力側容量列25に電荷蓄積される。この時スイッチ13もONし、出力端子2はDCバイアス印加端子3と短絡される。次にΦ2のタイミングになった時、スイッチ9、10がONし、入力側容量列24の信号入力端側がスイッチ9により短絡され、2つの入力側容量列の差分電荷が出力側容量列25へ転送される。この時出力端子2には入力側容量列24のCinと、出力側容量列25のCoutとの容量比分、いわゆるCin/Cout倍に増幅された信号が

出力される。

į

[0003]

図6に図5の利得可変増幅装置に用いる入力側及び出力側容量列24、25の等価回路図を示す。図6の1は信号の入力端子、2は信号の出力端子、3はDCバイアス印加端子、4は差動増幅器、5は入力の固定容量Cs、6は帰還ループの固定容量Cf、7,8,11,12は図6記載のクロック信号の位相Φ1でON,OFFするスイッチ、9,10は図6記載のクロック信号の位相Φ2でON,OFFするスイッチ、14はn個の容量で構成された上位容量列、15はm個の容量で構成された下位容量列、16はn個のスイッチで構成された上位制御スイッチ列、17はm個のスイッチで構成された下位制御スイッチ列、17はm個のスイッチで構成された下位制御スイッチ列、18は上位容量列14の端子tpと下位容量列15の端子tpとの間に接続された容量、19は制御スイッチ列16、17を制御する制御バスライン端子である。これら1~3及び5~19の構成要素が差動増幅器4の反対側入出力にも同様に構成されるが、説明を省略する。

[0004]

図6の利得可変増幅装置は上位 n ビット、下位m ビットからなる n+mビットで利得が制御される利得可変増幅装置である。また、14はCt0~Ct(n-1)のn個の容量により構成され、Ct0に対しCt1、Ct2、Ct3…、Ct(n-1)はそれぞれCt0の容量値の2($=2^1$)倍、4($=2^2$)倍、8($=2^3$)倍…、 2^{n-1} 倍の大きさの容量で構成されている。また同様に、15はCb0~Cb(m-1)の容量により構成され、Cb0に対しCb1、Cb2…、Cb(m-1)はそれぞれCb0の容量値の2($=2^1$)倍、4($=2^2$)倍…、 2^{m-1} 倍の大きさの容量で構成されている。16はn個のスイッチSWt0~SWt(n-1)で構成され、制御バスライン端子19によって制御される。17はn0のスイッチ190の容量で構成され、制御バスライン端子191のようで制御される。また、180容量190のでは191の

[0005]

16及び17は制御バスライン端子19で各スイッチのa側端子か、b側端子

かに切り替えられ、a側端子は出力端子側A点と、b側端子は入力端子1側B点と接続されており、19は16及び17の各スイッチを切り替えるためにm+n本の制御端子DAO~DA(m+n-1)を有している。19の各制御端子m+n本が全てローレベルの時、16及び17の全てのスイッチはa側端子に接続され、19の制御端子m+n本が全てハイレベルの時、16及び17の全てのスイッチはb側端子に接続される。この時16と接続されている容量列14は、入力固定容量5もしくは帰還ループ固定容量6と並列に接続され、17と接続されている容量列15は容量18を介して入力固定容量5もしくは帰還ループ固定容量6と並列に接続されることになる。

[0006]

Ţ

制御バスライン端子19のm+n本の設定をCodeとし、例えばDA0~DA(m+n-1)が全てローレベルの時Code=0、DA0のみハイレベルでDA1~DA(m+n-1)がローレベルの時Code=1、DA1がハイレベルでDA0及びDA2~DA(m+n-1)がローレベルの時Code=2、DA0及びDA1がハイレベルでDA2~DA(m+n-1)がローレベルの時Code=3と順次切り替わり、DA0~DA(m+n-1)が全てハイレベルの時Code=2(m+n-1)と、m+nビット階調で16及び17の接続を切り替えることが出来る。例として14及び15の負荷列が全てA点側に切り替えられている時、いわゆるCode=0の時、14,15及び18の負荷Ct0、Cb0、Ccは等しい大きさの容量であるのでCとおくと、図6の利得可変増幅装置の増幅はG=(2^m·Cs+Code·C)/(2^m·Cf+(2^{m+n}-1-Code)·C)…(1)

で表され、 $C \circ d = 0 \sim 2^{(m+n-1)}$ で変化する。

[0007]

図7には上位5ビット、下位4ビットの9ビットで制御する場合の利得可変増幅装置を示している。図7において、図6と同じ構成要素については同じ符号を用い、説明を省略する。図7の回路では、前述のm+nビット制御の利得可変増幅装置と同様に動作し、この場合(1)式より、

 $G = (16 \cdot Cs + Code \cdot C) / (16 \cdot Cf + (511 - Code) \cdot C$

) ... (2)

で増幅され、Со d e = 0~511で変化する。

[0008]

【非特許文献1】

西尾研一、仙田哲也、他、「多画素CCDビデオカメラ向けCMOSアナログフロントエンドチップセット」、信学技報TECHNICAL REPORT OF IEICE. ICD 2 1 0 0-84(2100-09)

[0009]

【発明が解決しようとする課題】

しかしながら近年、利得可変増幅装置を制御する上で用いる、回路もしくはソフトウエアー設計の容易化が求められており、この為利得可変増幅装置の利得制御特性が容易な演算式で表される回路が必要となってきており、近似的にLinear -in-d B な関係を持った利得制御特性が求められている。

[0010]

前述の従来の利得可変増幅装置においては(1)、(2)式で表される容易な演算式で表されるが、図7の利得可変装置で0~18dBの利得可変範囲の回路を設計した場合、図8に示す利得制御特性になり、この利得制御特性は図9に示すy=10^{((ax+b)/20)}で変化する理想的にLinear-in-dBな変化はしておらず、利得可変増幅装置を制御する回路もしくはソフトウエアー設計の容易化の為に、また全制御範囲において一定の利得の変化量で制御することが出来る階調性の向上の為に、近似的にLinear-in-dBな利得制御特性が求められる。

[0011]

本発明の目的は、利得制御特性を近似的にLinear-in-d Bの特性により近づける為の利得可変増幅装置を提供するものである。

[0012]

【課題を解決するための手段】

この目的を達成するために、請求項1の発明が講じた解決手段は、前記(1) 式で表される利得可変増幅装置に対し、前記差動増幅器の入力に接続され、利得 制御特性を近似的にLinear-in-d Bに近づけることを目的とする入力側補正容量 列と、前記差動増幅器の入力と出力との間に接続され、利得制御特性を近似的に Linear-in-d Bに近づけることを目的とする帰還ループ補正容量列とを有するもので、これにより前記(1)式の関係を変えることにより利得制御特性を近似的 にLinear-in-d B な特性にすることが可能になる。

[0013]

Ţ

請求項2の発明が講じた解決手段は、請求項1の発明を具体化したものであり、上位nビット、下位mビットのm+nビットで制御できる利得の最小利得をGmin、最大利得をGmaxとし、本発明の容量列の単位容量をCとし、差動増幅器の入力に接続される入力容量CsをCs=A・C、また、差動増幅器の入力と出力の間に接続される帰還ループ容量CfをCf=B・Cとした時、これらA,Bは、

 $A = Gmin \cdot (Gmax + 1) \cdot (2^{(-m)} - 2^n) / (Gmin - Gmax) \cdots (3)$

 $B = (2^{(-m)} - 2^n)$ ・ (Gmin+1) / (Gmin-Gmax) … (4) で表される。また、前記Gminと前記Gmaxの中間利得をGmidとした時

利得制御特性を近似的にLinear-in-d Bな特性にする為の係数p、qは、

 $p = A \cdot (2^{(2 \cdot m+n)} \cdot Gm i d \cdot Gm a x + (2^{(2 \cdot m+n)} - 2^{(1+m)}) \cdot Gm$ $i d \cdot Gm i n - (2^{(1+2 \cdot m+n)} - 2^{(1+m)}) \cdot Gm a x \cdot Gm i n) / (Gm i$ $n \cdot (Gm i d - Gm a x) \cdot (-4^{(m+n)} + 32^{(m+n)} - 2) \cdots (5)$ $q = A \cdot (2^{(2 \cdot m+n)} \cdot Gm i n - 2^{(2 \cdot m+n+1)} \cdot Gm i d + 2^{(2 \cdot m+n)} \cdot Gm$ $a x + 2^{(1+m)} \cdot Gm i d - 2^{(1+m)} \cdot Gm a x) / (Gm i n \cdot (Gm i d - Gm a x) \cdot (-4^{(m+n)} + 32^{(m+n)} - 2) \cdots (6)$

で表され、これら係数p、qを用いた利得Gは

G = $(2^{m} \cdot C s + p \cdot C o d e \cdot C) / (2^{m} \cdot C f + (2^{(m+n)} - 1 - q \cdot C o d e) \cdot C) \cdots (7)$

で表される。(7)式で表される特性にする補正容量列を備えることにより、利得制御特性がGminとGmaxおよび、Gmidを通る近似的にLinear-in-d Bな利得制御特性にすることが可能となる。

[0014]

また、請求項3の発明が講じた解決手段は、請求項1および請求項2の発明を 更に具体化したものであり、前記(7)式を更に展開し、

 $G = (2^m \cdot Cs/p + Code \cdot C) / (2^m \cdot Cf/p + (2^{(m+n)} - 1 - Code) \cdot C + a \cdot Code \cdot C - 2^m \cdot b \cdot C) \cdots (8)$ ode) · C + a · Code · C - 2^m · b · C) ··· (8) となる。但し、a = (p-q)/p、 $b = (2^{(m+n)} - 1) \cdot (p-1)/(2^m \cdot p)$ とする。また、上位 n ビットの設定データを $1 \ 0$ 進数表記で x、下位 m ビットの設定データを $1 \ 0$ 進数表記で y とすると、制御バスライン端子の制御設定は、

Code = $2^{m} \cdot x + y \cdots (9)$

と表され、(1)、(8)、(9)式から、

入力容量: Cs/p…(10)

帰還ループ容量: Cf/p+((2ⁿ−1)-b)・C-(2ⁿ−1)・(1-a)・C…(11)

第一の補正容量列: ((2ⁿ-1)-x)・(1-a)・C…(12)

第二の補正容量列: y・a・C/2^m…(13)

上位容量列: x · C ··· (14)

下位容量列: ((2^m-1)-y)·C···(15)

で表され、これら式を回路として構成することにより、近似的にLinear-in-d B な利得制御特性にすることが可能となる。

[0015]

【発明の実施の形態】

図1は、本発明の実施の形態におけるLinear-in-d B利得可変増幅装置の等価回路図である。図1において、図6と同じ構成要素については同じ符号を用い、説明を省略する。図1において16はn個のスイッチSWt0 $\sim SWt$ (n-1)により構成された上位制御スイッチ列で、制御バスライン端子19によりON,OFFが制御される。16のそれぞれのスイッチにおいて、制御バスライン端子19のDA(m) \sim DA(m+n-1)のいずれかがハイレベルの場合、上位容量列14内のそのスイッチに接続された容量は、入力端子1側B点と接続され

、またローレベルの場合、上位容量列14内のそのスイッチに接続された容量の 片端はオープンになる。20は第一の補正容量列、21は第二の補正容量列、2 2はn個のスイッチSWrt0~SWrt(n-1)により構成された第一の補 正用制御スイッチ列で、制御バスライン端子19によりON,OFFが制御され る。22のそれぞれのスイッチにおいて、制御バスライン端子19のDA(m) ~DA(m+n-1)のいずれかがローレベルの場合、20の補正容量列内のそ のスイッチに接続された容量は、出力端子2側A点と接続され、またハイレベル の場合、補正容量列20内のそのスイッチに接続された容量の片端はオープンに なる。23はm個のスイッチSWrb0~SWrb(m-1)により構成された 第二の補正用制御スイッチ列で、制御バスライン端子19によりON,OFFが 制御される。23のそれぞれのスイッチにおいて、制御バスライン端子19のD A0~DA(m-1)のいずれかがハイレベルの場合、補正容量列21内のその スイッチに接続された容量は、出力端子2側A点と接続され、またローレベルの 場合、補正容量列21内のそのスイッチに接続された容量の片端はオープンにな る。

[0016]

前記構成によれば、前記(10)~(15)式を満たしており、制御バスライン端子19のDA0~DA(m+n-1)が全てローレベルの場合、いわゆるCode=0の時、上位容量列14の全容量は上位制御スイッチ列16によりオープンになり、下位容量列15の全容量は下位制御スイッチ列17によりa端子側、いわゆる出力端子側のA点と接続される。第一の補正容量列20の全容量は第一の補正用制御スイッチ列22により短絡され、出力端子側のA点と接続され、第二の補正容量列21の全容量は第二の補正用制御スイッチ列23によりオープンになる。この時、帰還ループの固定容量6は、下位容量列15の全容量と容量18を介して並列に接続され、第一の補正容量列20の全容量と並列に接続され、入力の固定容量5との比により利得が決定される。また同様に制御バスライン端子19の設定が、Code=1、Code=2…、の変化に従い、各スイッチが前記の様に動作し、各容量列内の容量が入力端子側のB点もしくは、出力端子側のA点に接続され、制御バスライン端子19のDA0~DA(m+n-1)が

全てハイレベルの場合、いわゆるCode=511の時、上位容量列14の全容量は、上位制御スイッチ列16により入力端子側のB点と接続され、下位容量列15の全容量は下位制御スイッチ列17によりb端子側、いわゆる入力端子側のB点と接続される。第一の補正容量列20の全容量は第一の補正用制御スイッチ列22によりオープンになり、第二の補正容量列21の全容量は第二の補正用制御スイッチ列23により短絡され、出力端子側のA点と接続される。この時、入力の固定容量5は上位容量列14の全容量と、第二の補正容量列21の全容量と並列に接続され、また下位容量列15の全容量と容量18を介して並列に接続され、帰還ループの固定容量6との比により利得が決定される。

[0017]

図2には図1の回路を具体的にした、上位5ビット、下位4ビットの9ビット で制御され、利得制御範囲を0~18dBまで可変できる利得可変装置を示して いる。図2において、図1と同じ構成要素については同じ符号を用い、説明を省 略する。また、各容量は(10)~(15)式により、入力の固定容量5は17 ・C、帰還ループの固定容量6は5.5・C、上位容量列14はCt0=1・C 、 $Ct1=2\cdot C$, $Ct2=4\cdot C$, $Ct3=8\cdot C$, $Ct4=16\cdot C$ 0.5 個 の容量で構成され、下位容量列15はCb0=1・C、Cb1=2・C、Cb2 =4 · C、C b 3 = 8 · Cの4個の容量で構成され、第一の補正容量列20はC $rt0=1\cdot C/3$, $Crt1=2\cdot C/3$, $Crt2=4\cdot C/3$, Crt3 $=8 \cdot C/3$ 、 $Crt4=16 \cdot C/3$ の5個の容量で構成され、第二の補正容 量列21は $Crb0=1\cdot(2\cdot C/3)/16$ 、 $Crb1=2\cdot(2\cdot C/3)$) / 16, Crb2=4 · (2 · C/3) / 16, Crb3=8 · (2 · C/3)/16の4個の容量で構成され、また下位容量列15と直列に接続されている 容量18は1・Cとする。制御バスライン端子19の設定が、DA8のみハイレ ベルで、DAO \sim DA7がローレベルの時、いわゆるCode=256の場合、 理想的にLinear-in-d Bな利得制御特性であれば0~18dBの中間の利得9d Bになるはずである。図2の回路では、上位容量列14内のCt4のみ入力の固 定容量5と並列に接続され、第一の補正容量列20内Ctr0~Ctr3が帰環 ループの固定容量6に並列に接続され、下位容量列15の全容量も容量18を介

して帰還ループの固定容量6に並列に接続されることから、利得は(17・C+ 16·C) / (5.5·C+15·C/16+15·C/3) =約2.9倍(9 . 2dB)となり、理想的にLinear-in-dBな利得制御特性の場合とほぼ一致す る。同様にCode=128の場合は、図2の回路の利得は(17·C+8·C)/(5.5·C+15·C/16+23·C/3)=約1.77倍(4.97 dB)となり、理想的にLinear-in-dBな利得制御特性の場合の4.5dBと比 べ約0.47dB大きくなる。しかし、図7の従来の回路ではCode=256設定の場合の利得は約7.18dBとなり、Code=128設定の場合の利得 は約3.45dBとなり、理想的にLinear-in-dBな利得制御特性からのずれが 大きい。図4に本発明における図2の回路の近似的にLinear-in-d Bな利得制御 特性と理想的にLinear-in-d Bな利得制御特性との利得差を、また図10に従来 例図7の回路の近似的にLinear-in-d Bな利得制御特性と理想的にLinear-in-d Bな利得制御特件との利得差を示す。これら図4と図10からもわかるように、 本発明での近似的にLinear-in-d Bな利得制御特性と理想的にLinear-in-d Bな 利得制御特性との利得差は最大でも0.47dB、従来回路では最大で2dBと 、本発明がより近似的にLinear-in-d Bな関係をもった利得制御特性を実現でき ることが分かる。

[0018]

【発明の効果】

以上のように、本発明によると、本発明における第一の補正容量列と、第二の補正容量列が作用し、近似的にLinear-in-d Bな利得制御特性を持ったLinear-in-d B利得可変増幅装置を実現することが出来、利得可変増幅装置を制御する回路もしくはソフトウエアー設計の容易化が可能になる。

【図面の簡単な説明】

【図1】

本発明における、Linear-in-d B利得可変増幅装置の容量列の等価回路図 【図2】

本発明における、Linear-in-d B利得可変増幅装置の容量列の等価回路具体例を示す図

1 0

【図3】

本発明における、Linear-in-d B利得可変増幅装置の利得制御特性図

【図4】

本発明における、利得制御特性と、理想的にLinear-in-d B な利得制御特性との利得差特性図

【図5】

従来の利得可変増幅装置の回路図

【図6】

従来の利得可変増幅装置の容量列の等価回路図

【図7】

従来の利得可変増幅装置の容量列の等価回路具体例を示す図

【図8】

従来の利得可変増幅装置の利得制御特性図

【図9】

理想的にLinear-in-d B な利得制御特性図

【図10】

従来の利得制御特性と、理想的にLinear-in-d B な利得制御特性との利得差特性図

【符号の説明】

- 1 差動信号の入力端子
- 2 差動信号の出力端子
- 3 DCバイアス印加端子
- 4 差動増幅器
- 5 入力の固定容量
- 6 帰還ループの固定容量
- 7、8、11、12、13 クロック信号 Φ 1のタイミングでONするスイッ

チ

- 9、10 クロック信号 Φ 2のタイミングでONするスイッチ
- 14 上位容量列


特2002-364860

- 15 下位容量列
- 16 上位制御スイッチ列
- 17 下位制御スイッチ列
- 18 容量
- 19 制御バスライン端子
- 20 第一の補正容量列
- 21 第二の補正容量列
- 22 第一の補正用制御スイッチ列
- 23 第二の補正用制御スイッチ列
- 24 入力側容量列
- 25 出力側容量列


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 利得可変増幅装置の利得制御容易化の為に、また全利得制御範囲に おける階調性の向上の為に、近似的にLinear-in-dBな利得制御特性が求められる

【解決手段】 入力の固定容量 5 と、帰還ループの固定容量 6 と、 2^0 ・C … 、 2 (n-1) ・ C で構成されたn 個の上位容量列 1 4 と、 2^0 ・C … 、 2 (m-1) ・ C で構成されたn 個の下位容量列 1 5 とを備え、m+n ビットの制御信号でこれら容量の接続を切り替え、利得を制御する利得可変増幅装置において、係数 (1-a) の掛かった 2^0 ・ (1-a) ・ C … 、 2^{n-1} ・ (1-a) ・ C で構成された第一の補正容量列 2 0 と、係数 a の掛かった $(2^0/2^m)$ ・ a ・ C … 、 $(2^{m-1}/2^m)$ ・ a ・ C で構成された第二の補正容量列 2 1 を備える事により、利得制御特性が近似的にLinear-in-dBな利得可変増幅装置を実現する事が出来る

【選択図】 図1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社